Multi-Gigabit Serial I/O ile dizayn etmek

Ders İçerikleri

Burada nasil kendi Virtex®-5 LXT, SXT, FXT, or TXT FPGA dizayni RocketIO™ GTP and GTX serial transceivers çalıştırabileceğizi öğrenebilirsiniz. RocketIO transceiver blokun özelliklerin anlayabilirsiniz ve yararlanabilirsiniz, mesela CRC, 8B/10B and 64B/66B encoding, channel bonding, saat düzeltme, and virgül düzeltme. Ek vurgulanan konular içinde hata ayıklama teknikleride vardır, Architecture Wizard, synthesis and implementation considerations, and standards compliancelerin kullanışı. Bu kapsamlı ders iş pratik el ile ders modülleri-laboratuarı dengeli bir şekilde yürütmektedir.

Seviye

Orta

Kurs süresi

3 Gün

Kimler katılmalı?

FPGA tasarımcılar ve mantık tasarımcılar

Prerequisites

• Verilog veya VHDLde tecrübe veya Verilog ile dizayn etme or VHDL ile dizayn etme Kursunu yapan kişilere
• mantık tasarımını iyi bilme (state machines and synchronous design)
• Virtex-5 FPGA architecture temel bilgi sahipi olmanız lazım ve Xilinx uygulama toolleri biliyorsanız sizin için avantajdır
• Serial I/O temellini iyi bilmeniz gerek ve yüksek-hızlı serial I/O standardları biliyorsanız sizin için avantajdır

Software Tools

• Xilinx ISE® Foundation™ software 10.1
• ChipScope™ Pro software 10.1
• Mentor Graphics ModelSim simulator

Bilgi

Bu kapsamlı eğitimini tamamladıktan sonra, hangı bilgiye sahip olacaksınız:

• RocketIO™ multi-gigabit transceiverin port kullanışını ve öznitelikleri Açıklıyabilirsiniz
• GTP/GTX özelliklerini etkin bir şekilde, kullanmak:
  • 8B/10B ve diğer encoding/decoding, virgül algılama, CRC, zaman düzeltme, and channel bonding
  • Pre-emphasis and linear equalization
• P/GTX Transceiver Wizardi örnek GTP and GTX için kullanmak

Course Outline

1. Gün

• Virtex-5 ailesin özeti
• GTPin özeti
• GTP Clocking and Resets
• 8B/10B Encoder and Decoder
• Lab 1: 8B/10B Disparity and Bypass
• Commas and Deserializer Alignment
• Lab 2: Commas and Data Alignment
• RX Elastic Buffer and Zaman düzeltme

2. Gün

• Lab 3: Zaman düzeltme
• Channel Bonding
• Lab 4: Channel Bonding
• Konjonktürel Artıklık Denetimi
• Lab 5: Cyclical Redundancy Check
• GTP Wizard özeti
• RocketIO Transceiver Dizayni uygulanmak ve simulasyon etmek
• Lab 6: Sentez ve Uygulama
• Fiziksel Medya Ekler

3. Gün

• GTP Board Dizayn
• GTX ve GTP Transceivers arasındaki farklar
• 64B/66B Encoding and the Gearbox
• Lab 7: 64B/66B GTX Transceiver
• RocketIO Transceiver Test and Debugging
• Lab 8: ChipScope Pro Serial I/O Toolkit and IBERT
• RocketIO Transceiver Application Examples

Lab Descriptions

• Lab 1: 8B/10B Disparity and Bypass – Utilize the 8B/10B encoder and decoder and observe running disparity. Learn how to bypass the 8B/10B encoder and decoder
• Lab 2: Commas and Data Alignment – Use programmable comma detection to align a serial data stream
• Lab 3: Clock Correction – Utilize the attributes and ports associated with clock correction to compensate for frequency differences on the TX and RX clocks
• Lab 4: Channel Bonding – Modify a design to use two transceivers bonded together to form one virtual channel
• Lab 5: Cyclical Redundancy Check – Create design modules that include the dedicated CRC blocks in the Virtex-5 FPGA
• Lab 6: Synthesis and Implementation – Use the GTP Wizard to configure RocketIO transceiver primitives. Instantiate the resulting component in a design, synthesize the design, and implement the design
• Lab 7: 64B/66B GTX Transceiver – Generate a 64B/66B GTX core by using the CORE Generator™ tool, simulate the design, and analyze the results
• Lab 8:ChipScope Pro Serial I/O Toolkit and IBERT – Use the ChipScope Pro Serial I/O Toolkit to verify a GTP link